Mémoire pour hautes températures et aux environnements durs

Original
prix: Négociable
le minimum:
Approvisionnement total:
Les conditions de livraisons: La date de paiement des acheteurs Livrer en quelques jours
siège: Shandong
Validité à: Long terme efficace
Dernière mise à jour: 2017-11-20 11:19
Parcourir le numéro: 460
inquiry
Profil de la société
 
 
Détails du produit

LDMF1GA haute mémoire de température

  1. Introduction

LDMF1GA est une haute température et fiable main type et mémoire couramment utilisé, avec fast lire et écrire, caractéristiques de haute fiabilité sous haute et basse température et peuvent fonctionner de façon continue sous l’environnement sévère de - 45℃ ~ 175℃.

Modèle de produit

Champ d’application de tension

Structure

Encapsulation

LDMF1GA

2, 7V ~ 3.6V

1 x 8 bit

DIP16

  1. Caractéristiques

Portée de la température de travail :-45℃ ~ + 175℃
Le courant maximum de travail : 90mA ; courant de veille : Tension d’alimentation Vcc (V) : 2, 7V ~ 3.6V
Entrée haut niveau (V) : 0.8Vcc ~ Vcc + 0,3
Entrée bas niveau (V) :-0.3 ~ 0.2Vcc
Sortie de haut niveau (V) :2.4 ~ SCR
Sortie de faible niveau (V) :-0.3 ~ 0,4
Encapsulation : 16 broches DIP sans plomb encapsulation (15,5 x 21,6 2,54 mm d’espace)

  1. Configuration des broches





  1. Description de la broche

Nom de code PIN

Fonction de code PIN

IO0IO7

Multiplexage d’e/s
Entrée de commande, l’adresse, les données d’entrée et de sortie ;
Quand la puce n’est pas sélectionnée, ou sortie n’est pas valide, I/O pin est à l’état de haute impédance ;

CLE

Verrouillage de la commande Activer
Activer commande soit transmise au registre. Lorsque CLE est à un niveau élevé, s’élevant à bord du signal et commande par l’intermédiaire de port d’e/s stocké dans le registre.

ALE

Loquet de l’adresse permettent
Chemin d’accès valide à activer adresse commande Registre. Lorsque ALE est à un niveau élevé, adresse est verrouillé sur le front montant de.

C(—)E(—)

Permettre à puce
Composant sélectionne le signal de commande. Lorsque le composant est à l’état occupé, un niveau élevé de C (—) E (—) est ignoré ; et le composant ne sera pas revenir en mode d’attente lorsque vous effectuez la programmation ou effacer opération.

R(—)E(—)

Enable Read
Enable lire permet la sortie de données sérielles. Lorsque le signal est faible, il sont orienté données au port d’e/s. Données sur le front descendant sera valides après R(—)E(—) et calculatrice adresse de série interne sera automatiquement augmenté de 1.

W(—)E(—)

Écrire à activer
Écrire des entrées E (—) W (—) permet de contrôler l’entrée des données en série ; Commande, l’adresse et données de verrouillage sur le front de W(—)E(—).

R /B(—)

Sortie de prêt/occupé (e)
R /Sortie B (—) est utilisé pour indiquer l’état de fonctionnement du composant. Quand il est au niveau bas, indiquant un programme, effacement ou lecture aléatoire se poursuit ; quand il est à un niveau élevé, n’indiquant aucune opération ou l’achèvement de l’opération, la goupille est une sortie de drain ouvert et n’apparaîtront pas état de haute impédance lorsque la puce n’est pas sélectionné ou incapable de sortie.

SCR

Bloc d’alimentation

VSS

Au sol

  1. Photo taille et référence d’encapsulation

  1. Lancement de produit

  1. Capacité de la structure de LDMF1GA

Chaque puce inclut 4096 blocs, chaque bloc contient 128 pages et chaque page comprend 2112 octets (2 K + 64). La programmation et toutes les opérations de lecture de base sur la page comme bases d’opération unité et effacer le bloc comme unité.
Les données de LDMF1GA adresse bys multiplexes interfaces d’e/s 8. L’espace physique pour octet 1G a besoin de 30 adresses, donc 5 cycles requises pour répondre aux : 2 cycles pour adresse de colonne pour rechercher la position spécifique de chaque page ; 3 cycles pour adresse de ligne pour rechercher le numéro de page spécifique de chaque bloc. Page d’écriture et programmation besoin 5 mêmes cycles et a commencé après félicite d’entrée. Pour l’opération de bloc d’effacement, seulement 3 adresse cycles sont des besoins. Sélectionnez en écrivant le commandant dans le registre.

Diagramme de capacité de structure de LDMF1GA

  1. Cycle d’adresse

S’adressant

E/S 0

E/S 1

E/S 2

E/S 3

E/S 4

E/S 5

E/S 6

E/S 7

1stcycle

A0

A1

A2

A3

A4

A5

A6

A7

Colonne adress1

2ndcycle

A8

A9

A10

A11

0

0

0

0

Adress2 colonne

3rdcycle

A12

A13

A14

A15

A16

A17

A18

A19

Adresse ligne 1

4thcycle

A20

A21

A22

A23

A24

A25

A26

A27

Adresse ligne 2

5thcycle

A28

A29

A30

0

0

0

0

0

Adresse ligne 3

  1. Liste des commandes

Fonction

1stcycle

2ndcycle

Remise à zéro

FFh

-

Lire

00h

30h

Page de programmation

80h

10h

Effacement de bloc

60h

D0h

Bien connu comme l’un des principaux fabricants de mémoire de haute qualité pour hautes températures et aux environnements durs, microélectronique HNYN fournit également un service sur mesure pour vous. Notre usine ont maintenant la quantité de produits en stock. Si vous souhaitez acheter mémoire pour hautes températures et aux environnements durs, s’il vous plaît n’hésitez pas à nous contacter obtenir l’échantillon gratuit avec nous. Nous vous offrirons bon service après-vente et la livraison opportune.

Total0Bar [Voir tous]  Commentaires connexes
 
Plus»Autres produits

[ Des produits chercher ] [ favoris ] [ Dire aux amis ] [ Impression ] [ Fermer ]